簡易檢索 / 詳目顯示

研究生: 曾文治
Weng-Chih Tzeng
論文名稱: 結合JTAG與8051之電路模擬器設計與實作
Design a 8051 Emulator with JTAG Interface
指導教授: 張吉正
Chang, Chi-Jeng
黃奇武
Huang, Chi-Wu
學位類別: 碩士
Master
系所名稱: 工業教育學系
Department of Industrial Education
論文出版年: 2007
畢業學年度: 95
語文別: 中文
論文頁數: 52
中文關鍵詞: 微處理器
英文關鍵詞: JTAG, FPGA, Xilinx, 8051
論文種類: 學術論文
相關次數: 點閱:132下載:15
分享至:
查詢本校圖書館目錄 查詢臺灣博碩士論文知識加值系統 勘誤回報
  • 本論文為8051微處理器與擴充式JTAG(Joint Test Action Group)硬體架構做結合,利用硬體描述語言(Hardware Description Language, HDL),實現具有硬體除錯功能之8位元微處理器,並下載至Xilinx SPARTAN SP3C400的FPGA(Field Programmable Gate Array)晶片上,再搭配電腦上所開發的除錯介面軟體對硬體功能做驗證。JTAG技術已被廣泛應用,本研究實做此架構,並找出快速對硬體功能驗證的方法與減少軟體除錯的時間。

    The purpose of this thesis is to combine 8051 microprocessor with extensible JTAG hardware architecture. We use VHDL to achieve 8 bits processor with hardware debugging and then download it to FPGA chip of Xilinx SPARTAN SP3C400. The hardware function is tested by debug interface software. JTAG technology has been applied widely and we operate this architecture in this study. It is our expectation to find rapid ways of testing hardware function and to reduce the time for debugging.

    目錄 中文摘要 I Abstract II 目錄 III 表目錄 IV 圖目錄 V 第一章 緒論 1 第一節 研究背景 1 第二節 研究動機 1 第三節 研究目的 2 第四節 研究方法 3 第五節 研究步驟 4 第二章 相關文獻探討 6 第一節 JTAG 相關介紹 6 第二節 相關研究探討 13 第三章 系統規劃與設計 18 第一節 MC8051 IP設計與說明 18 第二節 硬體架構設計 22 第三節 軟體介面設計 26 第四章 實驗平台設計與系統測試 30 第五章 結論與建議 50 參考文獻 51 表目錄 表2-1 JTAG接腳定義 8 表3-1 MC8051 IP接腳相關說明 19 表3-3 EPP Registers 28 表3-4 Pin Assignments of the D-Type 25 pin Parallel Port Connector 28 表4-1 資料轉移指令測試指令列表 32 表4-2 算術運算指令測試指令列表 35 表4-3邏輯運算指令測試指令列表 39 表4-4布林運算指令測試指令列表 43 表4-5 測試程式列表 47 表4-6 Synthesis佔用資源比較表 49 表4-7 Place & Route佔用資源比較表 49 圖目錄 圖1-1 研究步驟流程圖 5 圖2-1 JTAG測試相容元件基礎架構 7 圖2-2 JTAG主要架構 8 圖2-3 測試存取埠控制器狀態圖 10 圖2-4 指令暫存器 11 圖2-5 邊界掃瞄暫存器 12 圖2-6 旁通暫存器 12 圖2-7 元件識別碼暫存器 13 圖2-7 記憶體存取測試步驟 14 圖2-8 硬體模組示意圖 14 圖2-9 除錯模組 15 圖2-10 ICE IP與微處理器IP連接示意圖 15 圖2-11 ICE IP內部架構圖 16 圖2-12 嵌入式電路模擬器硬體架構 17 圖3-1 MC8051硬體方塊圖 19 圖3-2 MC8051 IP硬體模組架構圖 20 圖3-3 系統改良硬體架構圖 22 圖3-4 JTAG硬體修改與擴充架構圖 23 圖3-5 系統運作狀態圖 24 圖3-6 軟體功能規劃流程 26 圖3-7 WinDriver Architecture 29 圖4-1 硬體實驗平台配置圖 31 圖4-2 硬體平台實體 31 圖4-3資料轉移指令模擬圖(1) 33 圖4-4資料轉移指令模擬圖(2) 34 圖4-5算術運算指令模擬圖(1) 37 圖4-6算術運算指令模擬圖(2) 38 圖4-7邏輯運算指令模擬圖(1) 41 圖4-8邏輯運算指令模擬圖(2) 42 圖4-9布林運算指令模擬圖 44 圖4-10 GUI(1) 45 圖4-11 GUI(2) 46 圖4-12 GUI(3) 46 圖4-13 測試程式編譯後之結果 48 圖4-14 步階模式下所讀回的資料 48

    參考文獻
    [1] Chung-Fu kao, Ing-Jer Huang and Hsing-Ming Chen, “Reusable Embedded In-Circuit Emulator for a Microprocessor Core in an SOC,”
    [2] E. de la TORRE, M.GARCIA, T. RIESGO, Y.TORROJA, J.UCEDA, “Non-intrusive debugging using the JTAG interface of FPGA-based prototypes,” Industrial Electronics, pp.666- 671 vol.2, 2002
    [3] Ing. M.F. Breeuwsma, “Forensic imaging of embedded systems using JTAG(boundary-scan),” Volume 3, Issue 1, pp.32-42, March 2006
    [4] IEEE Std. 1149.1a-2001, Test Access Port and Boundary-Scan Architecture
    [5] IEEE Std. 1284, Interfacing the Enhanced Parallel Port
    [6] Ing-Jer Huang, Chung-Fu Kao, Hsin-Ming Chen, Ching-Nan Juan, Tai-An Lu, “A retargetable embedded in-circuit emulation module for microprocessors,” Volume 19, Issue 4, July-Aug. 2002 Page(s):28 – 38
    [7] MC8051 User Guide, Oregano Systems, Nov. 2004
    [8] WinDriver v6.03 User’s Guide, Jungo Ltd, 10th August 2003
    [9] David A. Patterson & John L. Hennessy,曾志光、鄭光近譯,“計算機組織與設計軟硬體介面”,碁峰資訊,2000。
    [10] M. Morris Mano & Charles R. Kime,江昭皚、范丙林譯, “邏輯與計算機設計 第二版”,東華書局,2000.
    [11] 陳世佩,”以FPGA實現具Embedded ICE 功能之8051單晶片”,國立台灣科技大學電子工程研究所碩士論文,民國九十三年。
    [12] 余明興、吳明哲、黃世揚、黃豐隆、紀旺松、潘能煌,“Borland C++Builder6 程式設計經典”,松崗,2000
    [13] 林傳生, “使用VHDL電路設計語言之數位電路設計”,儒林圖書公司,2000。
    [14] 林灶生、劉紹漢,“最新VHDL晶片設計-使用ISE、MODELSIM發展系統”。全華科技圖書公司,2004。
    [15] 黃文吉,“VHDL基本程式寫作及應用”。儒林圖書公司,2002。
    [16] 鄭信源,“VHDL數位電路設計—基礎篇”。儒林圖書公司,2003。
    [17] 鄭信源,“VHDL數位電路設計—進階篇”。儒林圖書公司,2003。
    [18] 孫清華,“JTAG 測試原理與應用”。全華圖書公司,2001。

    QR CODE