簡易檢索 / 詳目顯示

研究生: 胡詠善
論文名稱: 氧化釔摻鋯之堆疊高介電係數介電層應用於MOS電容之特性分析
The characteristics analysis of MOS capacitor with Zr-incorporated Y2O3 stack high-K dielectric layer
指導教授: 劉傳璽
Liu, Chuan-Hsi
阮弼群
Juan, Pi-Chun
學位類別: 碩士
Master
系所名稱: 機電工程學系
Department of Mechatronic Engineering
論文出版年: 2012
畢業學年度: 100
語文別: 中文
論文頁數: 72
中文關鍵詞: 電晶體高介電係數氧化釔氮化鋯
英文關鍵詞: MOSFET, high-K, Y2O3, ZrN
論文種類: 學術論文
相關次數: 點閱:173下載:10
分享至:
查詢本校圖書館目錄 查詢臺灣博碩士論文知識加值系統 勘誤回報
  • 當電晶體的尺寸隨著趨勢逐漸微縮,傳統二氧化矽製成的閘極氧化層達到了物理極限,導致漏電流劇增。因此,高介電係數材料取代傳統二氧化矽做為閘極氧化層的文獻陸續被發表。氧化釔是一個有潛力的高介電係數材料,因為氧化釔的高介電係數(12-18)、寬的能隙(5.5 eV)、熱穩定度高,與矽的相容度很高,且跟矽的晶格不匹配的程度較低。不過氧化釔容易與矽產生擴散形成界面層。另外一方面,由於氧化鋯適合做為閘極氧化層的材料,但它的結晶溫度較低,在高溫製程後會容易有結晶的現象。基於上述,本研究選擇氧化釔做為基礎,摻雜鋯至氧化釔中,形成介電層。接著覆蓋一層氮化鋯,藉由氮化鋯的特性,做為一層阻擋層,希望能減少擴散的產生。最後鍍上一層鈦金屬,在不同溫度的快速熱退火之後,量測該電容器的電性與物性。實驗結果顯示摻雜鋯後,會使高介電係數介電層在高溫製程後會有結晶的現象產生,導致薄膜表面較粗糙;覆蓋一層氮化鋯,可以減少擴散現象的發生,但如果氮化鋯的厚度不足,還是會有擴散產生。

    As the dimension of metal-oxide-semiconductor field effect transistor (MOSFET) devices continues to scale down, the gate leakage current increases accordingly because the traditional gate oxide gradually approaches its physical limit. Therefore, high-K materials have been proposed to replace SiO2 in the literature.
    Y2O3 is a promising high-K material because of its high dielectric constant (12-18), wide band gap (5.5 eV), stable thermal stability, chemical compatibility with Si and low lattice mismatch between Y2O3 and Si. However it is easy to form the interfacial layer because of the inter-diffusion between Y2O3 and Si. On the other hand, ZrO2 has also been reported to be a suitable material for gate dielectric layer though it starts to crystallize after high temperature process (ie. low crystallization temperature). Based on the above understanding, Zr is introduced into Y2O3 to form the gate dielectric layer, and ZrN is subsequently deposited to suppress the inter-diffusion. Finally, metal Ti is deposited to form the gate. In this work, electrical characteristics and physical properties have been studied for the samples after rapid thermal annealing at different temperatures.
    The experimental results show that the Zr-incorporated Y2O3 thin film crystallizes and results in a rougher surface after a high temperature process. Moreover the ZrN layer can suppress inter-diffusion; however, the inter-diffusion still occurs if the ZrN layer is not thick enough.

    摘要 I Abstract II 致謝 III 總目錄 IV 表目錄 VI 圖目錄 VII 第一章 緒論 1 1.1 電晶體的微縮 1 1.2 高介電係數材料 1 1.3 多晶矽閘極與金屬閘極 2 1.4 論文研究方向 2 第二章 文獻探討 3 2.1金氧半場效電晶體 3 2.1.1金氧半場效電晶體之結構 3 2.1.2金氧半場效電晶體之性質與特性 4 2.2 金氧半電容器 7 2.2.1理想狀態之金氧半電容器 7 2.2.2真實情況下的金氧半電容器 10 2.3 高介電係數材料 13 2.3.1 氧化釔薄膜 (Y2O3) 15 2.3.2 氧化鋯薄膜 (ZrO2) 16 2.3.3 三元高介電係數材料 17 2.3.4氧化層堆疊結構 20 2.4 金屬閘極 22 第三章 實驗設計 24 3.1 實驗設計動機 24 3.2 實驗試片製作及機台介紹 25 3.2.1 矽基板製備 25 3.2.2 薄膜沉積 25 3.2.3 快速熱退火(Rapid Thermal Annealing, RTA) 27 3.2.4 沉積鋁電極 28 3.3 物性量測實驗設備 29 3.3.1 X光繞射儀 ( X-ray Diffractometer, XRD) 29 3.3.2 原子力顯微鏡 (Atomic Force Microscope, AFM ) 30 3.3.3 穿透式電子顯微鏡 ( Transmission Electron Microscope, TEM ) 31 3-4 電性量測實驗設備 32 第四章 結果與討論 34 4.1 電性量測分析 34 4.1.1 電流-電壓(I-V)之電性量測 34 4.1.2 電容-電壓(C-V)之電性量測 40 4.2 X光繞射儀 ( X-ray Diffractometer, XRD)量測分析 52 4.3原子力顯微鏡 (Atomic Force Microscope, AFM )量測分析 59 4.4穿透式電子顯微鏡 (Transmission Electron Microscope, TEM )量測分析………………….………………………………………………………..64 第五章 總結與未來展望 68 5.1 電性及物性之分析總結 68 5.2 未來展望 69 參考文獻 70 表目錄 表2.1常見高介電係數材料介電值、能隙、導電帶的偏移量一覽表 14 表4.1 四種試片結構,三種退火溫度,外加電壓-1.5 V時的漏電流(A/cm2) 34 表4.2 四種不同試片結構,利用電容值計算出的介電常數和有效氧化層厚度 51 表4.3 利用AFM所量測出四個不同結構下的表面粗糙度一覽表 59 表4.4 氮化鋯結構下,RTA溫度850 ℃,對圖4.29五個點EDS成份分析 65 表4.5 無氮化鋯結構,RTA 溫度850 ℃,對圖4.31五個點EDS成份分析 67 圖目錄 圖2.1 金氧半場效電晶體的基本結構示意圖 4 圖2.2 電晶體的電路符號(a) p型常關(增強), (b) p型常開(空乏), (c) n型常關(增強), (d) n型常開(空乏) 5 圖2.3 常關型n型電晶體之ID-VD曲線圖 6 圖2.4 金氧半電容器結構示意圖 7 圖2.5 無外加電壓時,溫度固定的情況下(熱平衡狀態),金屬端和半導體端的功函數差=0之理想金氧半電容器的能帶示意圖 8 圖2.6 理想狀態下n型金氧半電容器(a)聚積(b)空乏(c)反轉的三種能帶圖 9 圖2.7 四種常見陷阱電荷可能存在位置 11 圖2.8 笛爾三角型,固定氧化層電荷濃度和氧化溫度或熱退火溫度的關係圖 12 圖2.9常見高介電係數材料介電值和能隙關係圖 14 圖2.10 能障的相對示意圖 15 圖2.11 氧化釔薄膜沉積後的TEM和成份分析圖 16 圖2.12 氧化鋯薄膜的電容-電壓圖及薄膜結構剖視圖 17 圖2.13 氧化釔鋁薄膜在不同釔含量時,氧、鋁和釔的含量比例圖 18 圖2.14 氧化釔鋁薄膜在不同釔含量所量測的漏電流圖 19 圖2.15 氧化釔鋁薄膜不同釔含量下的電阻值 19 圖2.16 氧化釔鋁薄膜不同釔含量下的介電值 20 圖2.17 利用氧化釔當做緩衝層,上方再沉積一層氧化鑭,熱處理後形成一層釔的矽氧化物(Y-silicate) 21 圖2.18 氧化鑭薄膜在經過熱製程後,會形成界面層(SiO2),且氧化鑭會跟矽產生反應變成鑭的矽氧化物(La-silicate) 21 圖2.19 不同薄膜結構於1 V之漏電流和等效氧化厚度的比較圖 21 圖2.20(a) 氮化鉿/氧化鉿在不同快速熱退火溫度下的電性圖,(b) 氮化鉿/氧化鉿在不同快速熱退火溫度下所拍攝的TEM圖 23 圖3.1 本次試驗所製備的試片示意圖 24 圖3.2 本次實驗所使用的共濺鍍機 26 圖3.3本實驗所使用的快速熱退火設備 27 圖3.4 本次實驗的試片製作流程圖 28 圖3.5 本次實驗所使用的X光繞射儀 29 圖3.6 布拉格定律示意圖 30 圖3.7 原子力顯微鏡之示意圖 30 圖3.8 本次實驗所使用的穿透式電子顯微鏡 32 圖3.9 小台為量測C-V之Agilent E4980,大台為量測I-V之Agilent B1500A 33 圖3.10 量測變溫I-V之升溫器 33 圖3.11 量測電性儀器內部放置試片設備圖 33 圖4.1 試片結構Ti/ ZrN/ Y2O3+Zr(3 W)/ Y2O3/ Si在不同退火溫度下之I-V圖 35 圖4.2 試片結構Ti/ ZrN/ Y2O3+Zr(6 W)/ Y2O3/ Si在不同退火溫度下之I-V圖 35 圖4.3 試片結構Ti/ ZrN/ Y2O3+Zr(9 W)/ Y2O3/ Si在不同退火溫度下之I-V圖 36 圖4.4 試片結構Ti/ Y2O3+Zr(3 W)/ Y2O3/ Si(沒ZrN層)在不同退火溫度下之 I-V圖 36 圖4.5 RTA溫度550 ℃,直流功率3、6、9 W(不同鋯的摻雜濃度)的I-V圖 37 圖4.6 RTA溫度700 ℃,直流功率3、6、9 W(不同鋯的摻雜濃度)的I-V圖 37 圖4.7 RTA溫度850 ℃,直流功率3、6、9 W(不同鋯的摻雜濃度)的I-V圖 38 圖4.8 直流功率6 W,RTA溫度550 ℃,有或無ZrN層的I-V圖 38 圖4.9 直流功率6 W,RTA溫度700 ℃,有或無ZrN層的I-V圖 39 圖4.10 直流功率6 W,RTA溫度850 ℃,有或無ZrN層的I-V圖 39 圖4.11 試片結構Al/ Ti/ ZrN/ Y2O3+Zr(3 W)/ Y2O3/ Si時,不同退火溫度下之(a)C-V圖 (b)CDF圖 41 圖4.12 試片結構Al/ Ti/ ZrN/ Y2O3+Zr(6 W)/ Y2O3/ Si時,不同退火溫度下之(a)C-V圖 (b)CDF圖 42 圖4.13 試片結構Al/ Ti/ ZrN/ Y2O3+Zr(9 W)/ Y2O3/ Si時,不同退火溫度下之(a)C-V圖 (b)CDF圖 43 圖4.14 試片結構Al/ Ti/ Y2O3+Zr(6 W)/ Y2O3/ Si時(無ZrN),不同退火溫度下之(a)C-V圖 (b)CDF圖 44 圖4.15 在相同RTA溫度550 ℃下,有ZrN層之三個不同DC功率下之(a)C-V圖 (b)CDF圖 45 圖4.16 在相同RTA溫度700 ℃下,有ZrN層之三個不同DC功率下之(a)C-V圖 (b)CDF圖 46 圖4.17 在相同RTA溫度850 ℃下,有ZrN層之三個不同DC功率下之(a)C-V圖 (b)CDF圖 47 圖4.18 比較有或無ZrN層下,RTA溫度550 ℃所量測之(a)C-V圖 (b)CDF圖 48 圖4.19 比較有或無ZrN層下,RTA溫度700 ℃所量測之(a)C-V圖 (b)CDF圖 49 圖4.20 比較有或無ZrN層下,RTA溫度850 ℃所量測之(a)C-V圖 (b)CDF圖 50 圖4.21(a) RTA溫度550 ℃,試片結構Al/ Ti/ ZrN/ Y2O3+Zr(3 W)/ Y2O3/ Si 53 圖4.21(b) RTA溫度700 ℃,試片結構Al/ Ti/ ZrN/ Y2O3+Zr(3 W)/ Y2O3/ Si 53 圖4.21(c) RTA溫度850 ℃,試片結構Al/ Ti/ ZrN/ Y2O3+Zr(3 W)/ Y2O3/ Si 54 圖4.22(a) RTA溫度550 ℃,試片結構Al/ Ti/ ZrN/ Y2O3+Zr(6 W)/ Y2O3/ Si 54 圖4.22(b) RTA溫度700 ℃,試片結構Al/ Ti/ ZrN/ Y2O3+Zr(6 W)/ Y2O3/ Si 55 圖4.22(c) RTA溫度850 ℃,試片結構Al/ Ti/ ZrN/ Y2O3+Zr(6 W)/ Y2O3/ Si 55 圖4.23(a) RTA溫度550 ℃,試片結構Al/ Ti/ ZrN/ Y2O3+Zr(9 W)/ Y2O3/ Si 56 圖4.23(b) RTA溫度700 ℃,試片結構Al/ Ti/ ZrN/ Y2O3+Zr(9 W)/ Y2O3/ Si 56 圖4.23(c) RTA溫度850 ℃,試片結構Al/ Ti/ ZrN/ Y2O3+Zr(9 W)/ Y2O3/ Si 57 圖4.24(a) RTA溫度550 ℃,試片結構Al/ Ti/ Y2O3+Zr(6 W)/ Y2O3/ Si (沒ZrN) 57 圖4.24(b) RTA溫度700 ℃,試片結構Al/ Ti/ Y2O3+Zr(6 W)/ Y2O3/ Si (沒ZrN) 58 圖4.24(c) RTA溫度850 ℃,試片結構Al/ Ti/ Y2O3+Zr(6 W)/ Y2O3/ Si (沒ZrN) 58 圖4.25 試片結構Al/ Ti/ ZrN/ Y2O3+Zr(3 W)/ Y2O3/ Si時,RTA溫度為(a) 550 ℃(b) 700 ℃(c) 850 ℃時量測之AFM圖 60 圖4.26 試片結構Al/ Ti/ ZrN/ Y2O3+Zr(6 W)/ Y2O3/ Si時,RTA溫度為(a) 550 ℃(b) 700 ℃(c) 850 ℃時量測之AFM圖 61 圖4.27 試片結構Al/ Ti/ ZrN/ Y2O3+Zr(9 W)/ Y2O3/ Si時,RTA溫度為(a) 550 ℃(b) 700 ℃(c) 850 ℃時量測之AFM圖 62 圖4.28 試片結構Al/ Ti/ Y2O3+Zr(6 W)/ Y2O3/ Si (沒ZrN層)時,RTA溫度為(a) 550 ℃(b) 700 ℃(c) 850 ℃ 時量測之AFM圖 63 圖4.29 有氮化鋯結構,RTA溫度850 ℃,TEM的切面圖,EDS分析1到5 64 圖4.30 有氮化鋯結構,RTA溫度850 ℃,TEM的切面圖(放大) 65 圖4.31 無氮化鋯結構,RTA溫度850 ℃,TEM的切面圖,EDS分析1到5 66 圖4.32 無氮化鋯結構下,RTA溫度850 ℃,TEM的切面圖(放大) 66

    [1] S.M. Sze and K.K. Ng, “Physics of SemiconductorDevices”, 3rd ed., Wiley, New York, (2007)
    [2] 劉傳璽, 陳進來, “半導體元件物理與製程-理論與實務”, 五南圖書, (2008)
    [3] 張俊彥, “積體電路製程及設備技術手冊”, 中華民國產業科技發展協會和台灣電子材料與元件協會, (2003)
    [4] D.A. Neamen, “Fundamentals of Semiconductor Physics and Devices”, The McGraw Hill Companies, (2003)
    [5] B.E. Deal, “Standardized Terminology for Oxide Charges Associated with Thermally Oxidized Silicon”, IEEE Transactions on Electron Devices, 27, pp. 606-608, (1980)
    [6] B.E. Deal, M. Sklar, A.S. Grove and E.H. Snow, “Characteristics of the Surface-State Charge (QSS) of Thermally Oxidized Silicon”, J. Electrochem. Soc. , 114, pp. 266-274, (1967)
    [7] J. Robertson, “High Dielectric Constant Gate Oxides for Metal Oxide Si Transistor”, Rep. Prog. Phys., 69, pp. 327-396 (2006)
    [8] F. Paumier and R.J. Gaboriaud, “Interfacial Reactions in Y2O3 Thin Films Deposited on Si (100)”, Thin Solid Films , 441, pp. 307-310, (2003)
    [9] J.J. Chambers, B.W. Busch, W.H. Schulte, T. Gustafsson, E. Garfunkel, S. Wang, D.M. Maher, T.M. Klein and G.N. Parsons, “Effects of Surface Pretreatments on Interface Structure during Formation of Ultra-Thin Yttrium Silicate Dielectric Films on Silicon”, Applied Surface Science, 181, pp. 78-93, (2001)
    [10] Z.M. Wang, J.X. Wu, Q. Fang and J.Y. Zhang, “Photoemission Study of Interfacial Reactions during Annealing of Ultrathin Yttrium on SiO2/ Si (100)”, Applied Surface Science, 239, pp. 464-469, (2005)
    [11] C.H. Liu and F.C. Chiu, “Electrical Characterization of ZrO2/ Si Interface Properties in MOSFETs with ZrO2 Gate Dielectrics”, IEEE Electron Device Letters, 26, pp. 62-64, (2007)
    [12] F.C. Chiu, Z.H. Lin, C.W. Chang, C.C. Wang, K.F. Chuang, C.Y. Huang, Y.M. Lee and H.L. Huang, “Electron Conduction Mechanism and Band Diagram of Sputter-Deposited Al/ ZrO2/ Si Structure”, Journal of Applied Physics, 97, pp. 034506-1-4, (2005)
    [13] K. Matsunouchi, N. Komatsu, C. Kimura, H. Aoki and T. Sugino, “Growth and Properties of YAlO Film Synthesized by RF Magnetron Sputtering”, Applied Surface Science, 255, pp. 5021-5024, (2009)
    [14] K. Nakagawa, K. Miyauchi, K. Kakushima, T. Hattori, K. Tsutsui and H. Iwai, “The Effects of Y2O3 Buffer Layer for La2O3 Gate Dielectric Film”, Proceedings of ESSDERC, Grenoble, France, pp.387-390, (2005)
    [15] P. Ahmet, K. Nakagawa, K. Kakushima, H. Nohira, K. Tsutsui, N. Sugii, T. Hattori and H. Iwai, “Electrical Characteristics of MOSFETs with La2O3/ Y2O3 Gate Stack”, Microelectronics Reliability, 48, pp. 1769-1771, (2008)
    [16] Y.E. Hong, Y.S. Kim, K. Do, D. Lee and D.H. Ko, “Thermal Stability of Al- and Zr-Doped HfO2 Thin Films Grown by Direct Current Magnetron Sputtering” , J. Vac. Sci. Technol. , 23, pp. 1013-1018, (2005)
    [17] H.Y. Yu, J.J. Kang, C. Ren, J.D. Chen, Y.T. Hou, C. Shen, M.F. Li, D.S.H. Chan, K.L. Bera, C.H. Tung and D.L. Kwong, “Robust High-Quality HfN-HfO2 Gate Stack for Advanced MOS Device Applications”, IEEE Electron Device Letters , 25,pp. 4.5.1-4.5.4 (2004)
    [18] 鄭晃忠, 劉傳璽, “新世代積體電路製程技術”, 東華書局, (2011)
    [19] 程金保, “Thin Film Engineering and Analysis Technology”
    [20] 鄭信民, 林麗娟, “X光繞射應用簡介”, 工業材料雜誌,181期, (2000)
    [21] 汪建民, “材料分析”, 中國材料科學學會, (1991)
    [22] 王明光, 王敏昭, “實用儀器分析” , 合記圖書, (2003)
    [23] H.W. Chen, F.C. Chiu, C.H. Liu, S.Y. Chen, H.S. Huang, P.C. Juan and H.L. Hwang, “Interface Characterization and Current Conduction in HfO2-gated MOS capacitors”, Applied Surface Science, 254, pp. 6112–6115, (2008)
    [24] W. Huang, G.P. Ru, C. Detavernier, R.L. Van Meirhaeghe, Y.L. Jiang, X.P. Qu and B.Z. Li, “Yttrium Silicide Formation and Its Contact Properties on Si(100)”, Microelectronic Engineering, 85, pp. 131-135, (2008)
    [25] X. Cheng, Z. Qi, G. Zhang, H. Zhou, W. Zhang and M. Yin, “Growth and Characterization of Y2O3 Thin Films”, Physica B, 404, pp. 146-149, (2009)
    [26] M. Španková, I. Vávra, Š. Chromik, S. Harasek, R. Lupták, J. Šoltýs and K. Hušeková, “Structural Properties of Y2O3 Thin Film Grown on Si(1 0 0) and Si(1 1 1) Substrates”, Materials Science Engineering B, 116, pp. 30-33, (2005)

    下載圖示
    QR CODE