國立臺灣師範大學博碩士論文全文系統

簡易檢索 / 詳目顯示

回結果列表

研究生：	林庭宇 Lin Ting Yu
論文名稱：	矽奈米線場效電晶體之研究 Silicon Nanowire Field Effect Transistor
指導教授：	胡淑芬 Hu, Shu-Fen
學位類別：	碩士 Master
系所名稱：	光電工程研究所 Graduate Institute of Electro-Optical Engineering
論文出版年：	2008
畢業學年度：	96
語文別：	中文
論文頁數：	111
中文關鍵詞：	矽奈米線、場效電晶體
英文關鍵詞：	Silicon Nanowire, Field Effect Transistor
論文種類：	學術論文
相關次數：	點閱：203 下載：3
分享至:	分享至facebook 分享至twitter

查詢本校圖書館目錄查詢臺灣博碩士論文知識加值系統勘誤回報

當半導體元件微縮至深次微米之領域時，金氧半場效電晶體具環繞閘極結構能有效降低短通道效應且具備理想之次臨界斜率。短通道效應使得元件應用數位電路時，產生漏電流導致不必要之功率消耗，進而影響電路的功能。因此研究矽奈米線場效電晶體元件元件成為刻不容緩之事。
本論文研究利用已經發展成熟的矽半導體製程技術，與熱氧化應力限制原理，設計製作完全環繞式閘極之矽奈米線場效電晶體元件。本研究之矽奈米線場效電晶體，其奈米線定義範圍為直徑20～50奈米、長度200～400奈米。於室溫下量測其元件特性，發現其電性除完美呈現出標準場效電晶體之特性外，於某些元件中更呈現出庫倫阻斷現象之特性。我們推測形成電流-電壓特性圖呈現階梯現象之原因，乃為絕緣層上之矽元件層進行摻雜製程時，恰巧於通道中形成砷島所造成。本研究結果成功利用熱氧化應力限制原理製作出直徑50奈米以下之矽奈米線。

As semiconductor devices are scaled into to the deep submicron meter regime, surrounding-gated silicon on insulator metal-oxide-semiconductor field effect transistors have shown promise in both the short-channel effect and in achieving a nearly ideal subthreshold slope. To control the surrounding-gated SOI MOSFET’s very well, when they are applied to the VLSI, there is a need to develop an accurate model for the suspended silicon nanowire field effect transistors.
In this study, we use the well developed silicon semiconductor process and the Stress Limited Oxidation to fabricate fully-surround gated silicon nanowire field effect transistor. The present SiNW-FET had dimensions of 20 ~ 50 nm in diameter and 200 ~ 400 nm in length, and
exhibited well pronounced classical field effect transistor characteristics and Coulomb-blockade phenomena at room temperature. The I=V staircases may be attributed to charging of As islands with sizes in the nanometer region, formed by As atoms from the top silicon layer of SOI
wafer during ion implantation. These results open a new path to build a SiNWs by minimizing the diameter below 50 nm.

目錄.......................................................I
表目錄...................................................III
圖目錄....................................................IV

第一章 歷史回顧.............................................1

第二章 實驗製程............................................23
  2-1元件結構與光罩設計.....................................23
  2-1-1 元件結構...........................................23
  2-1-2 光罩佈局與設計.....................................24
  2-2矽奈米線場效電晶體製作步驟..............................33
  2-2-1 矽奈米線場效電晶體前置準備步驟.......................33
  2-2-2 矽奈米線場效電晶體第一道步驟.........................38
  2-2-3 矽奈米線場效電晶體第二道步驟.........................45
  2-2-4 矽奈米線場效電晶體第三道步驟.........................53
  2-2-5 矽奈米線場效電晶體第四道步驟.........................57
  2-2-6 矽奈米線場效電晶體第五道步驟.........................61

第三章 量測與分析...........................................65
  3-1 量測儀器之架設.......................................66
  3-1-1 使用之設備儀器.....................................66
  3-1-2 元件電性量測步驟與方法..............................67
  3-2 電流對源汲極偏壓電性量測（Id-Vd）......................67
  3-2-1相同參數元件Id-Vd 電性量測...........................67
  3-2-2 庫倫阻斷（Coulomb Blockade）效應....................72
  3-2-3不同參數元件Id-Vd 電性量測比較........................78
  3-3 電流對源汲極偏壓電性量測（Id-Vd），變動閘極偏壓（Vg）....83
  3-4 主動區電流對汲極偏壓微分與汲極偏壓作圖（dI/dV-Vd）.......87

第四章 結果與討論...........................................92
參考文獻...................................................94
                                

【1】英特爾（Intel）公司網站，http://www.intel.com/。
【2】胡凌彰先生，一百奈米以下跨立閘結構金氧半場效電晶體之設
計與研究，國立清華大學電子工程研究所碩士學位論文，2000。
【3】 H. S. Momose, M. Ono, T. Yoshitomi, T. Ohguro, S. Nakamura, M. Saito and H. Iwai, IEDM, 593-596 (1994).
【4】 M. S. Krishnan, L. Cheng, T. J. King, J. Bokor and C. Hu, IEDM, 241-244 (1999).
【5】 S. Tiwari, J. J. Welser, D. J. DiMaria and F. Rana, Device Research Conference Dig., 12-13 (1998).
【6】 S. Wolf, Silicon Processing for the VLSI Era Volume 3：Process Integration, Lattice Press, (1995).
【7】 S. H. Lo, D. A. Buchanan, Y. Taur and W. Wang, IEEE Electron Device Lett. 18, 209-211 (1997).
【8】 S. Thompson, P. Packan, T. Ghani, M. Stettler, M. Alavi, I. Post, S. Tyagi, S. Ahmed, S. Yang and M. Bohr, VLSI Tech. Dig., 132-133 (1998).
【9】 A. Nishida, E. Murakami and S. Kimura, IEEE Trans. Electron Device 45, 701-709 (1998).
【10】 R. W. Keyes, Proc. IEEE 63, 740 (1975).
【11】 K. Nishinohara, N. Shigyo and T. Wada, IEEE Trans. Electron Device 39, 634-639 (1992).
【12】 T. Mizuno, J. Okumtura and A. Toriumi, Symp. VLSI Tech. Dig., 41-42 (1993).
【13】 T. Mizuno, J. Okumtura and A. Toriumi, IEEE Trans. Electron Device 41, 2216-2221 (1994).
【14】 A. Asenov and S. Saini, IEEE Trans. Electron Device 46, 1718-1724 (1999).
【15】 Y. Li, H. M. Chou and J. W. Lee, IEEE Trans. On
Nanotechnology 4, 510-516 (2005).
【16】 Robert Chau, Intel, ICSICT, (2004).
【17】蕭宏、張鼎張譯“ 積體電路製程技術＂，台灣格生教育出版
社 (2004)。
【18】 Y. K. Choi, Proc. SPIE 5220, 10-9 (2003).
【19】 J. Kedziersk and J. J. Bokor, Vac. Sci. Technol. B 15, 2825-8 (1997).
【20】 O. H. Elibol, D. Morisette, J. Akin, P. Denton and R. Bashira, Appl. Phys. Lett. 83, 4613-5 (2003).
【21】 H. Liu, D. K. Biegelsen, N. M. Johnson, F. A. Ponce, R. F. Pease and W. J., Vac. Sci. Technol. B 11, 2532 (1993).
【22】 H. Liu, D. K. Biegelsen, F. A. Ponce, N. M. Johnson and R. F. Pease, Appl. Phys. Lett. 64, 1383 (1994).
【23】 S. W. Chung, J. Y. Yu and J. R. Heath, Appl. Phys. Lett. 76, 2068-2070 (2000).
【24】 J. Y. Yu, S. W. Chung and J. R. Heath, J. Phys. Chem. B 104, 11864-11870 (2000).
【25】 Y. Cui, Z. Zhong, D. Wang, W. U. Wang and C. M. Lieber, Nano Lett. 3, 149-152 (2003).
【26】國家奈米元件實驗室，奈米通訊第五卷第二期，單電子電晶
體簡介。
【27】 U. Meirav and E. B. Foxman, Semicond. Sci. Technol. 10, 255-284 (1995).
【28】 H. Ahmed and K. Nakazato, Microelectronic Engineering
32, 297-315 (1996).
【29】 J. Gautier, Microelectronic Engineering 39, 263-272
(1997).
【30】 L. Guo, E. Leobandung and S. Y. Chou, Appl. Phys. Lett. 70, 850-852 (1997).
【31】 Y. Takahashi, A. Fujiwara, M. Nagase, H. Namatsu, K.
Kurihara, K. Iwadate and K. Murase, IEICE Trans. Electron. E79-C, 1503-1508 (1996).
【32】 K. Kurihara, H. Namatsu, M. Nagase and Y. Takahashi,
Silicon Nanoelectronics Workshop, Kyoto (1997).
【33】 S. Huang, N. Fukata, M. Shimizu, T. Yamaguchi, T. Sekiguchi and K. Ishibashi, Appl. Phys. Lett. 92, 213110 (2008).
【34】 H. Grabert and M. Devoret, Single Electron Tunneling, Plenum, New York (1992).
【35】 T. Ando, A. B. Fowler and F. Stern, Rev. Mod. Phys., (1998).
【36】 T. Ando, Y. Arakawa, K. Furuya, S. Komiyama and H.
Nakashima, Mesoscopic Physics and Electronics, Springer,
Berlin (1998).
【37】 K. Morimoto, Y. Hirai, K. Inoue, M. Niwa and J. Yasui, in Extended Abstracts of the International Conference on Solid-State Device and Materials, Chiba, Japan August 29, (1993).
【38】 V. Ng, H. Ahmed and T. Shimada, J. Appl. Phys. 86, 6931 (1999).
【39】 D. Ali and H. Ahmed, Appl. Phys. Lett. 64, 2119 (1994).
【40】 A. Nakajima, T. Futatsugi, K. Kosemura, T. Fukano and N. Yokoyama, Appl. Phys. Lett. 70, 1742 (1997).
【41】 T. Koester, F. Goldschmidtboeing, B. Hadam, J. Stein, S. Altmeyer, B. Spangenberg, H. Kurz, R. Neumann, K. Brunner and G. Abstreiter, J. Appl. Phys. 38, 465 (1999).
【42】 F. Yun, B. J. Hinds, S. Hatatani and S. Oda, J. Appl. Phys. 39, 792 (2000).
【43】 K. Kurihara, H. Namatsu, M. Nagase and T. Makino,
Microelectron. Eng. 35, 261 (1997).

簡易檢索 / 詳目顯示

相關論文